Материал представленый на сайте исключительно в ознакомительных целях. Копирование и распространие представленного материала строго запрещены !
Электронные системы. . CopyRight 2010 © All Rights Reserved
Администрация сайта не несет никакой ответственноси за содержимое и недает ни каких гарантий о правельности и достоверности.
Похожий материал:
На рисунке изображены функциональные схемы регистров-защелок и буферов ввода-вывода всех портов микро-ЭВМ 8051. Каждый из разрядов регистра-защелки SFR является D-триггером, информация в который заносится с внутренней шины данных микроконтроллера по сигналу «Запись в SFR Pх» (х= 0, 1, 2, 3) от центрального процессорного элемента (CPU). С прямого выхода D-триггера информация мажет быть выведена на внутреннюю шину по сигналу «Чтение SFR Pх» от CPU, а с вывода микросхемы («из внешнего мира») по сигналу «Чтение выводов Pх». Одни команды активизируют сигнал «Чтение SFR PI», другие - «Чтение выводов РI».
Устройство портов. Каждый из портов содержит регистр-защелку (SFR P0 — SFR P3), выходную цепь и входной буфер.
Устройство параллельных портов ввода-вывода микроконтроллеров MCS-51
| | принимаем заказы. | Кондиционеры вентиляция монтаж .
Загрузка. Пожалуйста, подождите...
Устройство параллельных портов ввода-вывода микроконтроллеров MCS-51
Комментариев нет:
Отправить комментарий